

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-319099

(43)Date of publication of application : 21.11.2000

(51)Int.Cl.

C30B 29/36
C30B 25/20
H01L 21/205
H01L 21/28
H01L 29/872
H01L 29/74
H01L 29/749
H01L 29/78
// H01L 29/861

(21)Application number : 11-127471

(71)Applicant : MATSUNAMI HIROYUKI

KIMOTO TSUNENOBU

SHIKUSUON:KK

KANSAI ELECTRIC POWER

CO INC:THE

MITSUBISHI CORP

SUMITOMO ELECTRIC IND

LTD

(22)Date of filing : 07.05.1999

(72)Inventor : MATSUNAMI HIROYUKI

KIMOTO TSUNENOBU


SHIOMI HIROSHI

(54) SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION OF SiC WAFER

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a SiC wafer in which anisotropy in the electron mobility is small and deformation due to lattice mismatching between a SiC substrate and a SiC epitaxial growing layer can be reduced by forming a SiC buffer layer on the SiC substrate having each specified plane orientation and polytype.

SOLUTION: A SiC substrate having the plane orientation of almost (11-20) and 4H polytype or 15R polytype is used. A 4H-SiC(11-20) substrate 2 is obtd., for example, by growing an ingot by an improved Rayleigh method on a 4H-SiC(000-1) plane, slicing the ingot parallel to the growing



direction, and polishing the surfaces into mirror faces. The thickness of the substrate 2 is specified to 150 to 400 μm . A buffer layer 4 and an active layer 6 are to be epitaxially grown by a chemical vapor phase deposition method. Practically, after the substrate 2 is subjected to vapor phase etching with a HCl/H gas, the substrate 2 is heated and a source gas (e.g. silane and propane) is introduced to grow a buffer layer 4 (to 0.3 to 15 μm thickness) and an active layer 6 (to 5 to 80 μm thickness).

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-319099

(P2000-319099A)

(43) 公開日 平成12年11月21日 (2000. 11. 21)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
C 3 0 B 29/36		C 3 0 B 29/36	A 4 G 0 7 7
25/20		25/20	4 M 1 0 4
H 0 1 L 21/205		H 0 1 L 21/205	5 F 0 0 5
21/28	3 0 1	21/28	3 0 1 F 5 F 0 4 0
29/872		29/48	D 5 F 0 4 5
審査請求 未請求 請求項の数13 O L (全 14 頁) 最終頁に続く			

(21) 出願番号 特願平11-127471

(22) 出願日 平成11年5月7日 (1999. 5. 7)

(71) 出願人 596065027

松波 弘之

京都府八幡市西山足立1-9

(71) 出願人 599014828

木本 恒暢

京都府京都市伏見区桃山町松平筑前1-39
-605

(71) 出願人 599012835

株式会社シクスオン

京都府京都市東山区下河原通八坂島居前下
ル下河原町463番地の1 グレーシー京都
東山707号


最終頁に続く

(54) 【発明の名称】 SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法

(57) 【要約】

【課題】 電子移動度の異方性が小さく且つSiC基板とSiCエピタキシャル成長層との格子不整合による歪みを緩和できるSiCウエハ、これを備えた半導体デバイス、およびSiCウエハの製造方法の提供。

【解決手段】 面方位がほぼ(11-20)であり、4H型ポリタイプまたは15R型ポリタイプのSiC基板2と、SiC基板2上に形成されたSiCからなるバッファ層4と、を備える。



【特許請求の範囲】

【請求項1】 面方位がほぼ(11-20)であり、4 H型ポリタイプまたは15 R型ポリタイプのSiC基板と、

前記SiC基板上に形成されたSiCからなるバッファ層と、

を備えることを特徴とするSiCウエハ。

【請求項2】 前記バッファ層は、厚さが0.3 μ m以上15 μ m以下であることを特徴とする請求項1記載のSiCウエハ。

【請求項3】 前記バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも1つを不純物として含み、

前記バッファ層における前記不純物の密度は、 $2 \times 10^{15} \text{ cm}^{-3}$ 以上 $3 \times 10^{19} \text{ cm}^{-3}$ 以下であることを特徴とする請求項1または請求項2記載のSiCウエハ。

【請求項4】 前記バッファ層における前記不純物の密度は、前記SiC基板中の不純物の密度よりも低いことを特徴とする請求項3記載のSiCウエハ。

【請求項5】 前記バッファ層上に、SiCからなる活性層をさらに備えることを特徴とする請求項1～請求項4記載のSiCウエハ。

【請求項6】 前記バッファ層における前記不純物の密度は、前記SiC基板との界面から前記SiCからなる活性層との界面に向けて減少していることを特徴とする請求項5記載のSiCウエハ。

【請求項7】 請求項5または請求項6記載のSiCウエハを備えたSiC半導体デバイス。

【請求項8】 前記SiCからなる活性層の表面に金属層が設けられ、前記活性層と前記金属層によってショットキー障壁が形成されていることを特徴とする請求項7記載のSiC半導体デバイス。

【請求項9】 エピタキシャル成長またはイオン注入によって形成されたpn接合を有することを特徴とする請求項7記載のSiC半導体デバイス。

【請求項10】 熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有することを特徴とする請求項7記載のSiC半導体デバイス。

【請求項11】 熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有することを特徴とする請求項7記載のSiC半導体デバイス。

【請求項12】 面方位がほぼ(11-20)であると共に4 H型ポリタイプまたは15 R型ポリタイプのSiC基板上に、SiCからなるバッファ層を成長させることを特徴とするSiCウエハの製造方法。

【請求項13】 前記バッファ層上に、SiCからなる活性層をさらに成長させることを特徴とする請求項12記載のSiCウエハの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体電子部品に適したSiCウエハ、これを備えたSiC半導体デバイス、およびSiCウエハの製造方法に関するものである。

【0002】

【従来の技術】近年、炭化珪素(SiC)あるいは窒化ガリウム(GaN)等の軽元素で構成される化合物半導体の研究が盛んである。かかる化合物半導体は、軽元素で構成されているため結合エネルギーが強く、その結果、エネルギーの禁制帯幅(バンドギャップ)、絶縁破壊電界、熱伝導度が大いことが特徴である。そして、このワイドバンドギャップの特徴を活かして、高効率・高耐圧パワーデバイス、高周波パワーデバイス、高温動作デバイス、あるいは青色から紫外発光デバイス用の材料として注目を集めている。しかしながら、結合エネルギーが強いため、これらの化合物は、大気圧では高温にしても融解せず、シリコン(Si)など他の半導体で用いられる融液の再結晶化によるバルク結晶の育成が困難である。

【0003】例えばSiCを半導体材料として使用するためには、ある程度の大きさを有する高品質な単結晶を得る必要がある。このため従来は、アチソン法と呼ばれる化学反応を利用する方法、レーリー法と呼ばれる昇華再結晶法を利用する方法によりSiC単結晶の薄片を得ていた。最近では、これらの方法によって作製された炭化珪素の単結晶を基板として用い、この上に昇華再結晶化させる改良レーリー法によってSiCインゴットを育成し、このSiCインゴットをスライス、鏡面研磨したSiC基板が製造されるようになった。そして、その基板上に気相エピタキシャル成長法または液相エピタキシャル成長法によって目的規模のSiC単結晶を成長させることにより、不純物密度と膜厚を制御した活性層が形成され、これを用いてpn接合ダイオード、ショットキーダイオードや各種のトランジスタなどのSiC半導体デバイスが作製されていた。

【0004】しかしながら、上記方法の内、アチソン法は珪石とコークスの混合物を電気炉で熱し、自然発生的な核形成によって結晶を析出させるので、不純物が多く、得られる結晶の形および結晶面の制御が困難である。また、レーリー法では自然核発生的な核形成によって結晶が成長するので、結晶の形および結晶面の制御が困難である。改良レーリー法では例えば特公昭第59-48792号公報記載の発明では、単一の結晶多形で成る大型のSiCインゴットが得られている。しかし、かかるインゴットには、マイクロバンプという大型の欠陥(<0001>軸方向に貫通する小孔)が通常1~50 cm^{-2} 程度の密度で含まれている。また、c軸方向にバ-グースベクトルを持つらせん転位が $10^3 \sim 10^4 \text{ cm}^{-2}$ 程度存在する。

【0005】通常は、SiC{0001}面、あるいは

この面から3〜8度のオフ角度を設けた基板がエピタキシャル成長に使われる。この時、基板に存在するマイクロパイプ欠陥やらせん転位の大半がSiCエピタキシャル成長層に貫通すること、およびエピタキシャル成長層を用いて作製したSiCデバイスがマイクロパイプ欠陥を含むとデバイス特性が著しく悪化することが知られている。したがって、マイクロパイプ欠陥は大容量（大電流、高耐圧）SiC半導体デバイスを高い歩留まりで製造するときの最大の障壁となっている。また、通常用いられるSiC {0001} 面、あるいはこの面から数度のオフ角度を有するSiC基板を用いてSiCのホモエピタキシャル成長を行うと、結晶表面における原子ステップの集合体（ステップバンチング）現象が起こり易い。このステップバンチングの度合いが大きくなるとSiCエピタキシャル成長層の表面粗さが増大し、金属―酸化膜―半導体（MOS）界面の平坦性が悪化するので、MOS型電界効果トランジスタ（MOSFET）の反転層チャネル移動度が低下する。また、pn接合、ショットキー障壁界面の平坦性が悪化して接合界面における電界集中が発生し、耐圧の低下、漏れ電流の増大などの問題を引き起こす。

【0006】SiCには多数の結晶多形が存在するが、この中で4H型ポリタイプ（4H-SiC）が高い移動度を有し、ドナーやアクセプタのイオン化エネルギーも小さいことから、SiC半導体デバイス作製に最適なSiCポリタイプであると考えられている。しかしながら、4H-SiC {0001} 面、あるいはこの面から3〜8度のオフ角度を設けた基板上的エピタキシャル成長層を用いてMOSFETを作製すると、チャネル移動度が1〜10 cm²/Vs程度と非常に小さく、高性能トランジスタを実現できない。

【0007】これらの問題を解決するために、特許公報第2804860号ではSiCの（0001）面以外の面、例えば（1-100）面等を持った種結晶を用いて改良レーリー法による成長を行うことで、マイクロパイプ数の少ないSiCインゴットを得ている。しかしながら、SiC（1-100）面上にエピタキシャル成長を行うと、成長時に積層欠陥が発生しやすく、半導体デバイス作製に十分な高品質SiC単結晶を得るのが困難である。

【0008】また、近年、SiC（1-100）基板の他に、6H型ポリタイプのSiC（11-20）基板を用いてSiCウエハを作製する研究もなされている。そして、かかる6H型ポリタイプのSiC（11-20）基板を用いれば、〈0001〉軸方向に伸びるマイクロパイプやらせん転位は基板上的エピタキシャル層に到達しないため、当該エピタキシャル層内のマイクロパイプ欠陥を低減することができる。

【0009】

【発明が解決しようとする課題】しかし、上記6H型ポ

リタイプのSiC（11-20）基板を用いたSiCウエハには、次のような問題があった。すなわち、従来のSiC（11-20）基板上にSiCエピタキシャル層を成長させると、SiCエピタキシャル成長とSiC基板との界面に格子不整合による歪みが発生してしまう。そして、この歪みはエピタキシャル成長層の結晶性に悪影響を与え、高品質のSiCエピタキシャル成長層を作製することが困難になる。

【0010】また、6H型ポリタイプの6H-SiC（11-20）基板を用いてデバイスを作製すると、電子移動度の異方性が問題となる。詳しくは、6H-SiC結晶中では〈0001〉軸方向の電子移動度が〈1-100〉、〈11-20〉方向の移動度の20〜30％程度と小さいために、6H-SiC（11-20）面上の成長層では、面内の電気伝導に3〜5倍の異方性が生じてしまう。

【0011】本発明は、かかる事情に鑑みてなされたもので、半導体デバイスとして使用した場合に電子移動度の異方性が小さく、かつ、SiC基板とSiCエピタキシャル成長層との格子不整合による歪みを緩和できるSiCウエハ、これを備えた半導体デバイス、およびSiCウエハの製造方法を提供することを目的とする。

【0012】

【課題を解決するための手段】上記課題を解決するために、本発明のSiCウエハは、面方位がほぼ（11-20）であり、4H型ポリタイプまたは15R型ポリタイプのSiC基板と、SiC基板上に形成されたSiCからなるバッファ層と、を備えることを特徴とする。

【0013】本発明に係るSiCウエハによれば、面方位がほぼ（11-20）のSiC基板を用いるため、本発明のSiCウエハ上にSiCの活性層をエピタキシャル成長させても、SiC基板の〈0001〉軸方向に伸びるマイクロパイプやらせん転位は活性層には到達しない。また、6H型ポリタイプのSiC基板と比較して電子移動度の異方性が小さい4H型ポリタイプまたは15R型ポリタイプの基板を用いるため、SiCウエハ上に成長させた活性層における電子移動度の異方性が低減される。さらに、SiC基板上にSiCからなるバッファ層が形成されているため、本発明のSiCウエハ上にSiC活性層を成長させた場合に、SiC基板とSiC活性層との格子不整合による歪みが当該SiC活性層に発生する事態を防止することができる。

【0014】また、バッファ層は、厚さが0.3 μm以上15 μm以下であることが好ましい。本発明者らの鋭意研究により、本発明のバッファ層上にSiC活性層を成長させ、さらに当該バッファ層の厚さを0.3 μm以上にした場合に、格子不整合に基づく歪みを効果的に低減でき、SiC活性層の結晶性を良好にすることが見出された。また、バッファ層を15 μm以下にすれば、成長時間およびコストの低減を図ることができる。

【0015】さらに、バッファ層は、窒素、リン、アルミニウム、またはボロンのうちの少なくとも1つを不純物として含み、バッファ層における不純物の密度は、 $2 \times 10^{15} \text{ cm}^{-3}$ 以上 $3 \times 10^{19} \text{ cm}^{-3}$ 以下であることが好ましい。バッファ層に含まれる不純物密度をこのような範囲にするのは、不純物密度が $2 \times 10^{15} \text{ cm}^{-3}$ 未満のときは格子不整合に基づく歪み緩和の効果が薄れ、 $3 \times 10^{19} \text{ cm}^{-3}$ よりも大きいときは、高濃度ドーピングによりバッファ層自体の結晶性が劣化するためである。

【0016】また、バッファ層における上記不純物の密度は、SiC基板中の不純物の密度よりも低いことが好ましい。バッファ層の不純物密度をこのようにすることで、SiCウエハ上にSiC活性層を形成した場合に、SiCウエハ、バッファ層、SiC活性層の順に不純物密度を徐々に少なくすることができる。

【0017】また、本発明のSiCウエハは、バッファ層上に、SiCからなる活性層をさらに備えることを特徴とする。さらに、この場合に、バッファ層における不純物の密度をSiC基板との界面からSiC活性層との界面に向けて減少させることが好ましい。

【0018】本発明のSiC半導体デバイスは、上述のSiCウエハを備えることを特徴とする。上述のようにSiCウエハは、電子移動度の異方性が小さく且つSiC基板とSiC活性層との格子不整合による歪みが殆ど発生しないため、かかる半導体デバイスは高品質なものとなる。

【0019】本発明のSiC半導体デバイスは、表面にSiC活性層と金属層とによるショットキー障壁や、エピタキシャル成長またはイオン注入によって形成されたpn接合を有してもよい。さらに、熱酸化または化学気相堆積法で形成された酸化膜をゲート絶縁膜として有したり、熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有してもよい。

【0020】本発明のSiCウエハの製造方法は、面方位がほぼ(11-20)であると共に4H型ポリタイプまたは15R型ポリタイプのSiC基板上に、SiCからなるバッファ層を成長させることを特徴とする。また、バッファ層上に、SiCからなる活性層をさらに成長させてもよい。

【0021】

【発明の実施の形態】以下、添付図面を参照して、本発明に係るSiCウエハ、SiC半導体デバイス、およびSiCウエハの製造方法の好適な実施形態について詳細に説明する。尚、同一要素には同一符号を用いるものとし、重複する説明は省略する。また、実施形態および実施例の説明で結晶の格子方向および格子面を使用する場合があるが、ここで、格子方向及び格子面の記号の説明をしておく。個別方位は $[\]$ 、集合方位は $\langle \rangle$ 、個別面は $\{ \}$ 、集合面は $\{ \}$ でそれぞれ示すことにする。また、負の指数については、結晶学上、“-”（バー）を

数字の上に付けることになっているが、明細書作成の都合上、数字の前に負号を付けることにする。

【0022】図1は、本実施形態のSiCウエハ1の側面図である。SiCウエハ1は、4H型ポリタイプ（“H”は六方晶系、“4”は原子積層が4層で一周期となる結晶構造を意味する）の4H-SiC(11-20)基板2と、当該SiC(11-20)基板2上に形成されたSiCからなるバッファ層4と、当該バッファ層4上に形成されたデバイス作製用のSiCからなる活性層6と、から構成されている。なお、4H-SiC(11-20)基板2の面方位は、(11-20)から多少傾けてたものとしてもよい。また、各層2〜6は、全てn型である。

【0023】次に、本実施形態のSiCウエハ1の製造方法を説明する。4H-SiC(11-20)基板2は、例えば4H-SiC(000-1)面上に改良レーリ法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製する。このとき、4H-SiC(11-20)基板2の厚さは、約150 μm 〜約400 μm の範囲にすることが好ましい。また、実効ドナー密度は、約 $5 \times 10^{17} \text{ cm}^{-3}$ 〜約 $5 \times 10^{19} \text{ cm}^{-3}$ の範囲にすることが好ましい。

【0024】次いで、4H-SiC(11-20)基板2を鏡面仕上げして、その後、膜厚や不純物ドーピングの制御性、成長層の表面平坦性に優れた化学気相堆積(CVD)法によりバッファ層4および活性層6をエピタキシャル成長させる。具体的には、まず、4H-SiC(11-20)基板2を有機溶媒、王水、フッ酸などで洗浄した後、脱イオン水でリンスしてSiC膜で被覆されたグラファイト製サセプタに設置し、CVD成長装置にセットする。CVD成長には水素(H_2)をキャリアガスとする常圧の横形CVD装置を用い、サセプタの加熱は高周波誘導加熱により行う。4H-SiC(11-20)基板2を反応炉内に設置した後、ガス置換と高真空排気を数回繰り返して、 H_2 キャリアガスを導入してCVD成長プログラムに入る。

【0025】まず、約1300 $^{\circ}\text{C}$ で HCl/H_2 ガスによる気相エッチングを行った後、4H-SiC(11-20)基板2を約1500 $^{\circ}\text{C}$ に昇温し、原料ガス(シラン： SiH_4 、プロパン： C_3H_8 など)を導入してバッファ層4および活性層6の成長を開始する。CVD成長では、実効ドナー密度約 10^{16} cm^{-3} 〜約 10^{19} cm^{-3} のn型SiCバッファ層4を約0.3 μm 〜約15 μm 成長した後、実効ドナー密度約 10^{14} cm^{-3} 〜約 10^{16} cm^{-3} のn型活性層6を約5 μm 〜約80 μm 成長させる。なお、成長中に窒素ガスを添加することで、n型伝導性制御を行う。

【0026】また、バッファ層4の厚さは、特に、0.3 μm 以上15 μm 以下にするとよい。さらに、バッファ層4に含まれる不純物は、窒素、リン、アルミニウ

ム、またはボロンのうちの何れかであることが好ましい。また、バッファ層4における不純物密度は、4H-SiC(11-20)基板2との界面から活性層6との界面に向けて徐々に減少することが好ましい。

【0027】続いて、図2を参照して、本実施形態のSiCウエハ1の効果を説明する。通常、SiC基板にはマイクロパイプやらせん転位が存在するが、図2に示すように、マイクロパイプなどはSiC基板の<0001>軸方向に伸びる。しかし、本実施形態のSiCウエハ1では面方位が(11-20)のSiC基板を用いているため、マイクロパイプ(一点鎖線で示す)8やらせん転位(破線で示す)10は活性層6に殆ど到達しない。このため、活性層6は欠陥が少なく平坦性の優れたものとなる。

【0028】また、本実施形態では、6H型ポリタイプのSiC基板等と比較して電子移動度の異方性が小さい4H型ポリタイプの基板を用いるため、SiCウエハ1上に成長させた活性層6における電子移動度の異方性が低減される。また、異種ポリタイプの混入も完全に防止される。さらに、SiC基板2上にSiCからなるバッファ層4が形成されているため、SiC基板2とSiC活性層6との格子不整合による歪みが活性層6に発生する事態を防止することができる。

【0029】また、本発明者らの鋭意研究により、バッファ層4の厚さを0.3μm以上にする事で格子不整合に基づく歪みを効果的に低減でき、活性層6の結晶性を良好にすることが見出された。一方、バッファ層4を15μm以下にすれば、成長時間およびコストの低減を図ることができる。

【0030】さらに、バッファ層4に含ませる不純物の密度は、 $2 \times 10^{15} \text{ cm}^{-3}$ 以上 $3 \times 10^{19} \text{ cm}^{-3}$ 以下にすることが好ましい。バッファ層4に含まれる不純物密度をこのような範囲にするのは、不純物密度が $2 \times 10^{15} \text{ cm}^{-3}$ 未満のときは格子不整合に基づく歪み緩和の効果が薄れ、 $3 \times 10^{19} \text{ cm}^{-3}$ よりも大きいときは、高濃度ドーピングによりバッファ層4自体の結晶性が劣化するためである。

【0031】なお、本実施形態では、4H型ポリタイプのSiC基板を用いたが、この他、15R型ポリタイプ(“R”は菱面体系、“15”は原子積層が15層で一周期となる結晶構造を意味する)の15R-SiC(11-20)基板を用いても、SiCウエハ上に成長させた活性層は、マイクロパイプやらせん転位が存在せず、非常に平坦性に優れたものとなる。

【0032】また、本実施形態のSiCウエハ1を用いて、種々のSiC半導体デバイスを製造することができる。たとえば、かかるSiC半導体デバイスは、表面に金属/SiCのショットキー障壁や、エピタキシャル成長またはイオン注入によって形成されたpn接合を有するように構成することができる。さらに、熱酸化または

化学気相堆積法で形成された酸化膜をゲート絶縁膜として有したり、熱酸化または化学気相堆積法で形成された酸化膜を表面保護膜の一部として有するように構成してもよい。

【0033】上述のように、SiCウエハ1は電子移動度の異方性が小さく且つSiC基板2とSiC活性層6との格子不整合による歪みが殆ど発生しないため、このような半導体デバイスは高品質なものとなる。より詳しくは、特に活性層6の表面平坦性が優れているので、エピタキシャル成長によって形成したpn接合やエピタキシャル成長表面に形成したショットキー障壁界面での電界集中が大幅に低減され、デバイスの高耐圧化が容易となる。さらに、SiC(11-20)はSiC{0001}面より単位面積あたりの原子結合ボンド数が少ないので、酸化膜/SiCのMOS界面における界面準位が低減されて高品質なMOS界面を作製でき、高性能MOS型トランジスタを実現できる。

【0034】

【実施例】以下、上記実施形態の実施例を説明する。但し、本発明は、実施例に限定されるものではない。

【0035】[実施例1] 図1を参照して、実施例1を説明する。本実施例では、SiC基板からSiC活性層へのマイクロパイプやらせん転位の貫通、および活性層6の表面の平坦性を調べるために、n型4H-SiC(11-20)基板2上に化学気相堆積(CVD)法によりn型の活性層6を成長した。比較のために、4H-SiC(1-100)、および(0001)8度オフ(<11-20>方向)を面方向とする基板にも同時に活性層を成長させて評価した。4H-SiC(11-20)、(1-100)基板は、4H-SiC(000-1)面上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製した。基板は全てn型で、ショットキー障壁の容量-電圧特性から求めた実効ドナー密度は $1 \times 10^{18} \text{ cm}^{-3} \sim 2 \times 10^{18} \text{ cm}^{-3}$ で、厚さは約380μmであった。

【0036】これらの基板を熔融水酸化カリウム(KOH)で500℃、10分の条件でエッチングした結果、いずれもマイクロパイプ密度 $12 \text{ cm}^{-2} \sim 28 \text{ cm}^{-2}$ 、やらせん転位密度 $5 \times 10^3 \text{ cm}^{-2} \sim 2 \times 10^4 \text{ cm}^{-2}$ 程度の欠陥が存在することが分かった。ただし、(11-20)、(1-100)面については、基板端部に約80度の斜め研磨を行なって(0001)面から約10度傾いた面を出し、この面をエッチング後に観察して欠陥密度を見積もった。

【0037】次に、KOHエッチングを行った基板を再研磨し、鏡面仕上げをしてCVD成長を行った。これらの基板を有機溶媒、王水、フッ酸で洗浄した後、脱イオン水でリンスしてSiC膜で被覆されたグラファイト製サセプタに設置し、CVD成長装置にセットした。そし

て、ガス置換と高真空排気を数回繰り返した後、 H_2 キャリアガスを導入してCVD成長プログラムに入った。【0038】まず、 1300°C で $HC1/H_2$ ガスによる気相エッチングを行った後、 1500°C に昇温し、原料ガス(シラン： SiH_4 、プロパン： C_3H_8 など)を導入して成長を開始した。CVD成長では、実効ドナー密度 $3 \times 10^{17} \text{ cm}^{-3} \sim 4 \times 10^{17} \text{ cm}^{-3}$ のn型SiCバッファ層を4.6 μm 成長させた後、実効ドナー密度 $1 \times 10^{16} \text{ cm}^{-3} \sim 2 \times 10^{16} \text{ cm}^{-3}$ のn型活性層を12 μm 成長させた。このときの主な成長条件は下記の通りである。なお、一般に、(0001)面と(11-20)面では不純物の取り込み効率が違うので、基板の方位によってドーピングガス流量を調整するのが好ましい。

バッファ層：	SiH_4 流量	0.30sccm
	C_3H_8 流量	0.20sccm
	N_2 流量	6×10^{-2} sccm
	H_2 流量	3.0slm
	基板温度	1500°C
	成長時間	110分

活性層：	SiH_4 流量	0.50sccm
	C_3H_8 流量	0.50sccm
	N_2 流量	2×10^{-2} sccm
	H_2 流量	3.0slm
	基板温度	1500°C
	成長時間	180分

【0039】エピタキシャル成長させた活性層6の表面を微分干渉光学顕微鏡で観察したところ、4H(11-20)および(0001)8度オフ基板上では鏡面が得られたが、4H(1-100)基板上では部分的に<11-20>方向に走る筋状の凹凸や溝が観測された。この4H(1-100)面上の筋状の欠陥は、6H(1-100)面上の成長層でも観察され、成長前の基板表面処理法の最適化や過飽和度の低い成長条件(例えば低い原料ガス流量)でCVD成長を行うと、この筋状欠陥の発生がやや低減されるが、完全に無くすることはできなかった。また、15mm \times 20mmの大きさの基板上の活性層表面を観察して表面欠陥(転位などの構造欠陥とは必ずしも一致しない)の密度を見積もったところ、4H(11-20)基板では $4 \times 10^2 \text{ cm}^{-2}$ 、(1-100)基板では $8 \times 10^3 \text{ cm}^{-2}$ 、(0001)8度オフ基板では $2 \times 10^3 \text{ cm}^{-2}$ であり、4H(11-20)基板上の活性層が最も優れていた。

【0040】図3は、原子間力顕微鏡(AFM)観察を行い、その表面形状プロファイルを測定した結果を示すグラフである。(1-100)基板上に形成した活性層の表面は、前述の深い溝(深さ約100~300nm)が無い領域を選んでも、図3(b)に示されているように凹凸が激しくなっている。また、図3(c)より、

(0001)8度オフ基板上に形成した活性層の表面には、原子ステップの集合体(ステップバンチング)に起因する階段状の凹凸が存在することが分かった。これに対して、4H(11-20)基板上に形成した活性層では、図3(a)に示されているように、溝、ヒロック、ステップ等が全く観測されず、非常に平坦性のよい表面が得られた。また、2 $\mu\text{m} \times 2 \mu\text{m}$ の範囲をAFM観察したときの表面粗さの二乗平均(Rms)は(11-20)基板上に形成した活性層で0.18nm、(1-100)基板上で6.4nm、(0001)8度オフ基板上で0.24nmとなり、(11-20)基板上に成長させた活性層が最も優れていた。

【0041】次に、成長した試料を熔融KOHでエッチングして、活性層6中の構造欠陥を調べた。(0001)8度オフ基板上の活性層では、マイクロパイブ密度が 18 cm^{-2} 、らせん転位密度 $8 \times 10^3 \text{ cm}^{-2}$ となり、成長前の基板の値とほぼ同じであり、エッチングにより生じたビットの位置も成長前とよく一致していた。(1-100)基板上の活性層をエッチングすると、多角形のビットが多数($1 \times 10^5 \text{ cm}^{-2}$)見られた他に、活性層の表面に現れた筋状の欠陥がさらに深くなった。この筋状の溝は必ず<11-20>方向に伸びていることから、積層欠陥に起因すると考えられる。この熔融KOHによって深くエッチングされた溝の数は、成長前の(1-100)基板では3~8 cm^{-1} であったのに対し、成長後には30~200 cm^{-1} と増大していた。したがって、(1-100)基板上に活性層を成長させる場合は、CVD成長によって新たに積層欠陥が発生するものと考えられる。

【0042】これに対して、(11-20)基板上に成長した活性層を熔融KOHでエッチングすると、転位を反映する三角形ビットの密度が $2 \times 10^3 \text{ cm}^{-2}$ 程度、積層欠陥密度は 5 cm^{-1} 以下と小さかった。また、この試料を斜め研磨した面をエッチングして見積もったマイクロパイブ密度は 1 cm^{-2} 未満、らせん転位密度も 100 cm^{-2} 未満であることが分かった。すなわち、4H-SiC(11-20)基板を用いることによって、基板からのマイクロパイブ、らせん転位の貫通を大幅に抑制し、積層欠陥も極めて少ない高品質SiCエピタキシャル結晶の作製が可能となる。これは、上述のように、マイクロパイブやらせん転位が主としてSiC結晶の<0001>方向に伸びる(図2参照)ため、この方位と平行な結晶面である(11-20)面を用いれば、SiC基板中に存在するマイクロパイブなどがこの上の活性層に引き継がれないためである。なお、15R-SiC(11-20)基板上の活性層をエピタキシャル成長させた場合も、当該活性層は非常に平坦性に優れたものとなり、マイクロパイブやらせん転位の貫通はほとんど無かった。

【0043】[実施例2]本実施例では、バッファ層が

11

活性層に及ぼす影響を調べるために、n型4H-SiC(11-20)基板上に様々な厚さのn型4H-SiCバッファ層を形成した後、活性層となる高純度厚膜エピタキシャル成長層を形成してその結晶性を評価した。用いたSiC基板2は、改良レーリー法によって4H-SiC(11-20)種結晶上に成長させた4H-SiCインゴットをスライスして作製したn型4H-SiC(11-20)で、ショットキー障壁の容量-電圧特性から求めた実効ドナー密度は $3 \times 10^{18} \text{ cm}^{-3} \sim 4 \times 10^{18} \text{ cm}^{-3}$ で、厚さは約 $340 \mu\text{m}$ であった。

【0044】このSiC基板2上にドナー密度 $4 \times 10^{17} \text{ cm}^{-3} \sim 5 \times 10^{17} \text{ cm}^{-3}$ のn型4H-SiCバッファ層を形成した後、高純度n型4H-SiC層(ドナー密度 $4 \times 10^{15} \text{ cm}^{-3}$)を約 $24 \mu\text{m}$ 成長させた。なお、成長中に窒素ガスを添加することでn型伝導性制御を行った。そして、バッファ層の厚さを $0.1 \mu\text{m}$ から $22 \mu\text{m}$ の範囲で変化させたSiCウエハ、および比較のためにバッファ層を設けずに基板上に直接高純度SiC活性層を成長したSiCウエハを作製した。CVD成長には実施例1と同じCVD装置を用いた。まず、 1400°C で HCl/H_2 ガスによる気相エッチングを行った後、 1560°C に昇温し、原料ガスを導入して成長を開始した。このときの成長条件は下記の通りである。

バッファ層:	SiH4流量	0.30sccm
	C3H8流量	0.20sccm
	N2流量	$9 \times 10^{-2} \text{ sccm}$
	H2流量	3.0slm
	基板温度	1560°C
	成長時間	3分~520分

活性層:	SiH4流量	0.50sccm
	C3H8流量	0.66sccm
	N2流量	$6 \times 10^{-3} \text{ sccm}$
	H2流量	3.0slm
	基板温度	1560°C
	成長時間	360分

【0045】図4は、様々な厚さのバッファ層を持つSiCウエハの活性層6のX線回折のロッキングカーブ測定から求めた回折ピークの半値幅(FWHM)のバッファ層膜厚依存性を示すグラフである。X線回折には、Ge単結晶(400)回折を利用した5結晶X線回折を用い、SiC(11-20)回折ピーク($2\theta=60.05^\circ$)の半値幅で試料の結晶性を評価した。なお、成長前の4H-SiC(11-20)基板を測定して得られた回折ピークの半値幅は $32 \sim 38 \text{ arcsec}$ (平均 35 arcsec)であった。

【0046】バッファ層を用いずに基板上に直接高純度n型SiC層($24 \mu\text{m}$)を成長したSiCウエハの活性層6では、X線ロッキングカーブの半値幅が 52 arcs となり、SiC基板2より悪化した(図4中、四角印

12

で示す)。この問題は、n型バッファ層を導入することにより改善できた。すなわち、バッファ層厚さが $0.1 \mu\text{m}$ の場合は、まだ基板より若干悪い半値幅(43 arcs)が得られたが、バッファ層の厚さが $0.3 \mu\text{m}$ 以上の場合は、基板より小さい半値幅が得られ、エピタキシャル成長によって結晶性が改善されていることが分かった。特に、バッファ層の厚さが $1.2 \mu\text{m}$ 程度以上では、半値幅が 21 arcsec でほぼ一定になった。溶融 KOH エッチングによって(11-20)面上の転位密度を評価すると、基板で $6 \times 10^4 \text{ cm}^{-2}$ 、バッファ層なしで成長した活性層では $2 \times 10^5 \text{ cm}^{-2}$ 、 $2 \mu\text{m}$ 以上のバッファ層を設けた活性層では $3 \times 10^3 \text{ cm}^{-2} \sim 6 \times 10^3 \text{ cm}^{-2}$ となり、やはりバッファ層の効果が明らかに見られた。

【0047】このように、バッファ層が高品質SiCエピタキシャル成長層の作製に有効である理由は、高濃度に不純物ドーピングされたSiC基板と低濃度ドーピングされた高純度SiC活性層の間に存在する格子不整合に起因する歪みがバッファ層によって緩和されるためであると考えられる。一般に、 10^{18} cm^{-3} 程度以上の不純物を含むSiC結晶では、その不純物の種類によってSiC結晶の格子定数が増大、あるいは減少し、しかもこの格子定数増減の割合は、(11-20)面上の方が{0001}面上の場合より大きい。したがって、4H-SiC(11-20)基板上にエピタキシャル成長を行う場合には、基板とその上に形成するデバイス作製用活性層の不純物密度の中間の値となる不純物密度を有するSiCバッファ層を設けて格子不整合に起因する格子歪みを緩和することが効果的である。

【0048】通常、縦形のパワーデバイスを作製する際には、基板の抵抗を小さくするために不純物(ドナーあるいはアクセプタ)を高濃度にドーピングした基板が用いられるので、この基板の不純物密度より低く、かつ活性層の不純物密度より高いドーピングを行ったSiCバッファ層を設けるのがよい。なお、上記の実施例では窒素(N)ドーブn型SiCを用いたが、リン(P)ドーブn型SiC、アルミ(Al)、およびホウ素(B)ドーブp型SiCを用いて実験を行ったところ、バッファ層の同様な効果が見られた。また、 15R-SiC (11-20)基板を用いても、同様の効果を得ることができた。

【0049】[実施例3]本実施例では、バッファ層4の膜厚を一定($3 \mu\text{m}$)にして、バッファ層4内の不純物密度を変化させてその効果を調べた。基板には、 $10 \text{ mm} \times 15 \text{ mm}$ の大きさのn型 15R-SiC (11-20)基板を使用し、実効ドナー密度は $5 \times 10^{18} \text{ cm}^{-3}$ 、厚さは $350 \mu\text{m}$ とした。そして、このSiC基板上に、図5(a)~(c)に示す窒素ドナー密度分布を持つ厚さ $3 \mu\text{m}$ のバッファ層4を形成した後、ドナー密度 $5 \times 10^{14} \text{ cm}^{-3}$ 、厚さ $32 \mu\text{m}$ の高純度n型 15R-SiC

SiC活性層6をエピタキシャル成長させた。また、比較のために、図5(d)のように、バッファ層4なしのSiCウエハ(以下、「試料(d)」と称する)も作製した。図5(a)に示すSiCウエハ(試料(a))では、バッファ層内のドナー密度が $5 \times 10^{17} \text{ cm}^{-3}$ で*

バッファ層: SiH4流量 0.15sccm
C3H8流量 0.10sccm
N2流量 $2 \times 10^{-3} \sim 0.3 \text{ sccm}$ (試料により異なる)

H2流量 3.0slm
基板温度 1550℃
成長時間 150分

活性層: SiH4流量 0.50sccm
C3H8流量 0.66sccm
N2流量 $7 \times 10^{-4} \text{ sccm}$
H2流量 3.0slm
基板温度 1550℃
成長時間 480分

【0050】図6は、これらの試料(a)～(d)について、実施例2と同様にX線回折のロッキングカーブを測定した結果を示す。バッファ層なしの試料(d)では、活性層と基板との格子不整合の影響で活性層のモザイク度が増大し、ロッキングカーブの半値幅が86arcsecと基板(43arcsec)より大きくなっている。これに対し、ドーピング密度一定のバッファ層を有する試料

(a)では、半値幅が35arcsecとなり、基板より結晶性が改善されている。さらに、バッファ層内部でドナー密度を徐々に減少させた試料(b)、(c)では半値幅が28～31arcsecとなり、試料(a)より若干よい結果が得られた。このように、SiC基板2から活性層6にかけて不純物密度を徐々に減少させたバッファ層4を設けることが最も有効であることが明らかになった。なお、バッファ層4内部の不純物密度分布として階段状に減少させる場合と連続的に(直線的に)変化させる場合では、特に大きな差異は認められなかった。

【0051】[実施例4]本実施例では、4H-SiC(11-20)基板および(0001)8度オフ基板を使用したSiCウエハを用いて、図7に示す高耐圧ダイオードを作製した。SiC基板2は、4H-SiC(000-1)種結晶上に改良レーリー法によって成長したインゴットを成長方向に平行にスライスし、鏡面研磨することによって作製した。基板は共にn型で、ショットキー障壁の容量-電圧特性から求めた実効ドナー密度は $6 \times 10^{18} \text{ cm}^{-3}$ 、厚さは約340μmとした。そして、このSiC基板2上に、CVD法によって窒素ドーパント型4H-SiC層をエピタキシャル成長させた。

【0052】実施例3の試料(b)と同様に、 $3 \times 10^{18} \text{ cm}^{-3}$ から $1 \times 10^{16} \text{ cm}^{-3}$ までドナー密度を段階的に変化させながら各層につき約0.3μmずつ、合計約50

*定であるのに対し、図5(b)に示すSiCウエハ(試料(b))では段階的に、図5(c)に示すSiCウエハ(試料(c))では傾斜的にドナー密度を変化させた。主な成長条件は下記の通りである。

20※11.5μmのバッファ層4を形成した後、活性層6となる高純度n型4H-SiC層を成長させた。活性層のドナー密度は $6 \times 10^{15} \text{ cm}^{-3}$ 、膜厚は16μmである。なお、比較のためにバッファ層なしの試料も作製した。また、4H-SiC(0001)8度オフ基板上にも、同様にバッファ層および活性層を成長させてSiCウエハを作製した。主な成長条件は下記の通りである。

バッファ層: SiH4流量 0.30sccm
C3H8流量 0.20sccm
N2流量 $2 \times 10^{-3} \sim 0.5 \text{ sccm}$
H2流量 3.0slm
基板温度 1520℃
成長時間 60分

活性層: SiH4流量 0.50sccm
C3H8流量 0.50sccm
N2流量 $4 \times 10^{-3} \text{ sccm}$
H2流量 3.0slm
基板温度 1520℃
成長時間 240分

40【0053】さらに、このようにして作製した各SiCウエハに、ショットキー電極12およびオーム性電極14を形成した。ショットキー電極12は活性層6の上面に形成し、オーム性電極14はSiC基板2の下面に形成した。また、ショットキー電極12にはチタン(Ti: 180nm)、裏面のオーム性電極14には1000℃で20分間の熱処理を施したニッケル(Ni: 200nm)を用いた。さらに、ショットキー電極12は円形で、直径100μmから3mmの範囲で変化させた。

【0054】そして、ショットキー電極12端部での電界集中を緩和するために、ホウ素(B)イオンを注入し

て高抵抗p型領域(ガードリング)16を形成し、ショットキーダイオードを完成させた。ホウ素イオンの注入は120keV、80keV、50keV、30keVの4段階で行い、総ドーズ量は $3 \times 10^{13} \text{ cm}^{-2}$ とした。また、ガードリングを形成するp型領域16の幅は100 μm 、このp型領域16とショットキー電極12の重なり部の幅は10 μm である。また、イオン注入は室温で行い、注入イオン活性化のための熱処理(アニール)はアルゴンガス雰囲気中1550℃、30分の条件で行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。

【0055】図8は、作製したショットキーダイオードの典型的な電流密度-電圧特性を示すグラフである。これは4H-SiC(11-20)基板上にバッファ層を設けて成長したSiCウエハで作製したダイオードで、電極直径は500 μm である。逆方向特性では耐圧2100Vを達成し、しかも-1000V印加時のリーク電流も $6 \times 10^{-6} \text{ A/cm}^2$ と小さい。順方向特性ではオン電圧(電流密度100A/cm²時の電圧降下)が1.2V、オン抵抗が $4 \times 10^{-3} \Omega \text{ cm}^2$ という非常に優れた特性が得られた。電極面積が300 μm 以下の小さいダイオードでは4H-SiC(0001)8度オフ基板上でも同様のダイオード特性が得られたが、電極面積の大きいダイオードでは両者の間に大きな差が見られた。

【0056】図9は、4H-SiC(11-20)基板(バッファ層あり、なしの2種類)および4H-SiC(0001)8度オフ基板の計3種類のSiC基板上に活性層を成長させたSiCウエハを用いて作製したショットキーダイオードの耐圧(平均値)の電極面積依存性を示すグラフである。各電極面積について、少なくとも12ケのダイオードを測定して耐圧の平均値を求めた。4H-SiC(0001)8度オフ基板上の成長層を用いて作製したショットキーダイオードでは、電極面積が $5 \times 10^{-3} \text{ cm}^2 \sim 1 \times 10^{-2} \text{ cm}^2$ を越えると急激に耐圧が低下する。4H-SiC(11-20)基板の場合でも、バッファ層を設けない場合は電極面積が $1 \times 10^{-2} \text{ cm}^2$ 程度より大きいダイオードは耐圧が低下する。

【0057】これに対して、4H-SiC(11-20)基板上にバッファ層を設けて作製したエピタキシャル成長層を用いた場合には、 $5 \times 10^{-2} \text{ cm}^2$ 程度の電極面積でも高い耐圧を維持しており、0.07 cm^2 の場合でも40%以上の歩留まりで1500V以上の耐圧が得られた。また、耐圧だけでなく、-1000V印加時のリーク電流密度の平均値を電極直径500 μm のダイオードと比較すると、4H-SiC(0001)8度オフ基板上に作製したダイオードでは $8 \times 10^{-5} \text{ A/cm}^2$ 、バッファ層のない(11-20)面上のダイオードで $6 \times 10^{-5} \text{ A/cm}^2$ であるのに対して、バッファ層を設けた(11-20)面上のダイオードでは 1×1

0^{-5} A/cm^2 と最も小さかった。

【0058】これは、4H-SiC(11-20)面を用いることによってSiC基板から活性層へのマイクロパイプやらせん転位の貫通が抑制され、しかもバッファ層の採用によって高品質SiC結晶が得られたからであると考えられる。また、4H-SiC(11-20)面を用いることによって成長表面の平坦性がよくなり、ショットキー電極/SiC界面での電界集中が低減されるという効果もある。なお、この実施例ではショットキーダイオードの作製例を述べたが、エピタキシャル成長あるいはイオン注入で形成されたpn接合ダイオードやサイリスタの場合でも、4H-SiC(11-20)基板、あるいは15R-SiC(11-20)基板を用いることが有効である。

【0059】[実施例5] 本実施例では、(11-20)基板および(0001)オフ基板により形成したSiCウエハを用いて、図10に示すnチャネル反転型MOSFET20を作製した。用いたSiC基板2は、改良レーリ法によって成長したインゴットをスライスし、鏡面研磨することによって作製した(1)6H-SiC(0001)3.5度オフ基板、(2)6H-SiC(11-20)基板、(3)4H-SiC(0001)8度オフ基板、(4)4H-SiC(11-20)基板、(5)15R-SiC(0001)3.5度オフ基板、および(6)15R-SiC(11-20)基板である。

【0060】SiC基板2は全てp型で、ショットキー障壁の容量-電圧特性から求めた実効アクセプタ密度は $2 \times 10^{18} \text{ cm}^{-3} \sim 5 \times 10^{18} \text{ cm}^{-3}$ 、厚さは320 $\mu\text{m} \sim 340 \mu\text{m}$ である。そして、各SiC基板2上に、CVD法によってホウ素ドーパ型SiC層をエピタキシャル成長した。まず、実施例3の試料(b)と同様に、 $8 \times 10^{17} \text{ cm}^{-3}$ から $1 \times 10^{16} \text{ cm}^{-3}$ までアクセプタ密度を段階的に変化させながら各層につき約0.4 μm ずつ、合計約1.6 μm のバッファ層4を形成した後、活性層6となる高純度p型SiC層を成長した。活性層6のアクセプタ密度は $5 \times 10^{15} \text{ cm}^{-3}$ 、膜厚は5 μm である。主な成長条件は下記の通りである。

17		
パツファ層:	SiH ₄ 流量	0.30sccm
	C ₃ H ₈ 流量	0.20sccm
	B ₂ H ₆ 流量	$8 \times 10^{-6} \sim 7 \times 10^{-3}$ sccm
	H ₂ 流量	3.0slm
	基板温度	1500℃
	成長時間	70分
活性層:	SiH ₄ 流量	0.48sccm
	C ₃ H ₈ 流量	0.64sccm
	B ₂ H ₆ 流量	4×10^{-6} sccm
	H ₂ 流量	3.0slm
	基板温度	1500℃
	成長時間	120分

【0061】このようにして作製したSiCウエハに、さらに、ソース、ドレイン領域形成のために、窒素(N)イオンを注入して低抵抗n型領域22、24を形成した。Nイオン注入は140keV、80keV、50keV、25keVの4段階で行い、総ドーズ量は $8 \times 10^{14} \text{ cm}^{-2}$ とした。イオン注入は室温で行い、注入イオン活性化のための熱処理はアルゴンガス雰囲気中1450℃、30分の条件で行った。次に、ドライ酸化によりSiCウエハ1上に絶縁層26を形成した。酸化条件は、SiC(0001)オフ基板を用いる場合は1150℃、3時間で、SiC(11-20)試料の場合は1150℃、1時間であり、絶縁層26の厚さは35~46nmである。

【0062】次に、n型領域22、24上に、それぞれソース電極28、ドレイン電極30を形成した。ソース電極28およびドレイン電極30にはアルミ/チタン(A1: 250nm, Ti: 30nm)を用い、800℃で60分間の熱処理を施した。さらに、絶縁層26上に、A1製のゲート電極32(厚さ200nm)を形成し、その後、フォーミングガス(H₂/N₂)中で450℃、10分間の熱処理を行った。なお、これらの選択的イオン注入用マスクや電極金属のパターニングには、フォトリソグラフィ技術を用いた。

【0063】また、MOSFET20のチャンネル長は30μm、チャンネル幅は200μmとした。さらに、SiC(11-20)面上にMOSFETを作製する場合には、面方位を考慮して、ドレイン電流が<0001>方向または<1-100>方向に流れるようにした。

【0064】図11は、作製したMOSFETの典型的なドレイン特性を示すグラフである。これは4H-SiC(11-20)基板上に成長した活性層を用い、チャンネルが<0001>軸に平行になっているMOSFETの特性である。線形領域と飽和領域が明確に観測され、しかもゼロゲートバイアス時にオフとなるノーマリオフ型のMOSFETとして良好な動作をしている。他の試料を用いたMOSFETでも、全てFET動作は確認されたが、チャンネル移動度やしきい値電圧に違いが見られ

18

た。

【0065】図12は、それぞれのMOSFETについて線形領域から求めた実効チャンネル移動度の平均値を示す。各試料について少なくとも6個以上のMOSFETを評価してチャンネル移動度を測定し、その平均を求めた。また、SiC(11-20)基板上に作製したMOSFETについては、<0001>に平行方向のチャンネル移動度($\mu_{//}$)と<1-100>方向(<0001>軸に垂直な方向)のチャンネル移動度(μ_{\perp})とを求め、その比も示した。

【0066】図12から分かるように、6H-SiC、4H-SiC、15R-SiCともに μ_{\perp} で比較すると、(0001)オフ基板上に作製したMOSFETより(11-20)面上に作製したMOSFETの方が高いチャンネル移動度を得られている。この理由として、(11-20)基板上の活性層6ではステップバンチングに起因する表面粗さが低減され、極めて平坦なMOS界面が得られており、表面粗さによる散乱が低減されていることが考えられる。さらに、(0001)基板と(11-20)基板を比較すると、単位面積あたりのSiC結合ボンド数が(11-20)面の方が少ないので、酸化膜を作製した時にMOS界面に形成される界面単位密度が(11-20)面の方が少ないことが挙げられる。

【0067】次に、ポリタイプ毎に特性を比較すると、6H-SiC(11-20)基板上のMOSFETでは μ_{\perp} が $74 \text{ cm}^2/\text{Vs}$ と比較的高いものの、 $\mu_{//}$ は $22 \text{ cm}^2/\text{Vs}$ と小さい。これは、6H-SiCバルク中の電子移動度の異方性と同様の傾向であるので、有効質量や散乱因子の異方性が影響しているものと思われる。いずれにせよ、このように面内で3倍以上の電気伝導の異方性を示すデバイスは望ましくない。4H-SiCの場合には、(0001)8度オフ基板上のMOSFETではチャンネル移動度が $8.4 \text{ cm}^2/\text{Vs}$ と非常に小さいが、(11-20)基板上では $\mu_{\perp} = 46 \text{ cm}^2/\text{Vs}$ 、 $\mu_{//} = 55 \text{ cm}^2/\text{Vs}$ となり、比較的良好な値で異方性も小さい。一方、15R-SiC(11-20)基板上のMOSFETでは、 $\mu_{\perp} = 76 \text{ cm}^2/\text{Vs}$ 、 $\mu_{//} = 64 \text{ cm}^2/\text{Vs}$ であり、4H-SiCより高いチャンネル移動度を得られた。以上の結果から、4H-SiC(11-20)、あるいは15R-SiC(11-20)基板上に作製したMOSFETではチャンネル移動度が高く、かつ異方性が小さいので、高性能MOSFET、IGBT(Insulated Gate Bipolar Transistor)、MOSゲートサイリスタ等を作製するのに有効である。

【0068】なお、ここでは熱酸化によってゲート電極用の絶縁層26を形成したが、CVD法によってSiO₂膜を堆積させる場合でも4H-SiCあるいは15R-SiC(11-20)を用いるのが効果的である。また、ここではMOS界面の特性を調べるために反転型MOSFETを作製したが、4H-SiCあるいは15R

20

30

40

50

-SiC(11-20)を用いると良好な酸化膜/SiC界面特性が得られるので、他のデバイス作製にも適用できる。例えば、SiC半導体デバイスに酸化膜を第一層とする表面保護膜を熱酸化または化学気相堆積法で形成する場合には、非常に安定で、界面におけるキャリアや生成速度の低い界面特性が得られる。

【0069】

【発明の効果】以上説明したように、本発明に係るSiCウエハによれば、面方位がほぼ(11-20)のSiC基板を用いるため、ウエハ上にSiCの活性層をエピタキシャル成長させても、SiC基板の<0001>軸方向に伸びるマイクロパイプやらせん転位は活性層には到達しない。また、6H型ポリタイプのSiC基板と比較して電子移動度の異方性が小さい4H型ポリタイプまたは15R型ポリタイプの基板を用いるため、SiCウエハ上に成長させた活性層における電子移動度の異方性が低減される。さらに、SiC基板上にSiCからなるバッファ層が形成されているため、ウエハ上にSiC活性層を成長させた場合に、SiC基板とSiC活性層との格子不整合による歪みが当該SiC活性層に発生する事態を防止することができる。


【図面の簡単な説明】

【図1】本発明のSiCウエハを示す図である。

【図2】SiC基板中のマイクロパイプおよびらせん転位を示す図である。

【図3】異なるSiC基板上に成長させたSiC活性層の表面状態を示す図である。

【図1】



【図4】バッファ層の膜厚とX線ロックアップカーブのFWHMの関係を示すグラフである。

【図5】不純物密度が異なるバッファ層を備えたSiCウエハを示す図である。

【図6】15R-SiC(11-20)基板上に形成したSiC活性層のX線ロックアップカーブを示すグラフである。

【図7】本発明のSiCショットキーダイオードを示す図である。

10 【図8】4H-SiC(11-20)基板上に成長させたSiC活性層を用いて作製したショットキーダイオードの電流-電圧特性を示す図である。

【図9】4H-SiCショットキーダイオードの電極面積と耐圧との関係を示すグラフである。

【図10】本発明のMOSFETを示す図である。


【図11】4H-SiC(11-20)基板上に成長させたSiC活性層を用いて作製したMOSFETの電流-電圧特性を示す図である。

20 【図12】複数のSiC基板を用いて作製したMOSFETのチャネル移動度を示す表である。


【符号の説明】

1…SiCウエハ、2…SiC基板、4…バッファ層、6…活性層、8…マイクロパイプ、10…らせん転位、12…ショットキー電極、14…オーム性電極、26…絶縁層、28…ソース電極、30…ドレイン電極、32…ゲート電極。


【図2】




【図3】





【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



【図12】

基板面方位	$\mu_{ }(\text{cm}^2/\text{Vs})$	$\mu_{\perp}(\text{cm}^2/\text{Vs})$	$\mu_{ }/\mu_{\perp}$
(1) 6H-SiC(0001)	—	63	—
(2) 6H-SiC(1120)	22	74	0.30
(3) 4H-SiC(0001)	—	8.4	—
(4) 4H-SiC(1120)	55	46	1.20
(5) 15R-SiC(0001)	—	65	—
(6) 15R-SiC(1120)	64	76	0.84

フロントページの続き

(51) Int. Cl. ⁷	識別記号	F I	テーマコード (参考)
H 0 1 L 29/74		H 0 1 L 29/74	Q
29/749			6 0 1 A
29/78		29/78	3 0 1 B
// H 0 1 L 29/861			3 0 1 Q
		29/91	F
(74) 上記 3 名の代理人 100088155		(72) 発明者 木本 恒暢	
弁理士 長谷川 芳樹 (外 3 名)		京都府京都市伏見区桃山町松平筑前 1 - 39	
(71) 出願人 000156938		- 605	
関西電力株式会社		(72) 発明者 塩見 弘	
大阪府大阪市北区中之島 3 丁目 3 番 22 号		大阪府吹田市原町 1 - 6 - 19	
(71) 出願人 000005979		F ターム (参考) 4G077 AA03 AB01 AB07 AB10 BE08	
三菱商事株式会社		DB04 DB07 EB01 ED05 EE04	
東京都千代田区丸の内 2 丁目 6 番 3 号		EF03 HA06 TA04	
(71) 出願人 000002130		4M104 AA03 BB02 CC01 CC05 DD79	
住友電気工業株式会社		FF13 GG07 GG09	
大阪府大阪市中央区北浜四丁目 5 番 33 号		5F005 AE09	
(74) 上記 3 名の代理人 100088155		5F040 DA05 DA22 DC02 EC10 ED03	
弁理士 長谷川 芳樹		EH02 FC11	
(72) 発明者 松波 弘之		5F045 AB06 AC01 AD18 AE29 AF02	
京都府八幡市西山足立 1 - 9		AF13 BB11 CA06 CB02 CB04	
		DA59 EB15 EK03 GH02 HA04	